• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    電子裝置可包含具有影像像素陣列之影像感測器，該等影像像素陣列具有配置成若干像素列及像素行之若干影像像素。每一像素行可耦合至具有行讀出電路之一行線。每一行線上之該行讀出電路可包含信號處理電路及一鎖存電路。每一行線上之該鎖存電路可用於選擇性地啟用及停用彼行線上之該信號處理電路。每一鎖存電路可耦合至第一信號線及第二信號線以用於全域地啟用及停用所有該等行線上之該信號處理電路。每一鎖存電路可耦合至行解碼器電路。該行解碼器電路可將一行選擇信號提供至一選定子組之行線上之鎖存電路，該行選擇信號藉由設定彼等鎖存電路而啟用彼等行線上之該信號處理電路。
    公开号:TW201316765A
    申请号:TW101127621
    申请日:2012-07-31
    公开日:2013-04-16
    发明作者:Hai Yan；Ashirwad Bahukhandi
    申请人:Aptina Imaging Corp；
    IPC主号:H01L27-00
    专利说明:
    具有可選擇行功率控制之成像系統
    本發明一般而言係關於成像裝置，且更特定而言係關於具有行電路之成像裝置。
    本申請案主張2012年5月31日提出申請之第13/485,867號美國專利申請案及2011年10月7日提出申請之第61/544,833號美國臨時專利申請案之權益，該等專利申請案據此以全文引用之方式併入本文中。
    影像感測器通常用於諸如蜂巢式電話、相機及電腦等電子裝置中以擷取影像。在一典型配置中，一電子裝置具備配置成若干像素列及像素行之一影像像素陣列。電路通常耦合至每一像素行以用於自影像像素讀出影像信號。在一典型影像感測器中，通常給耦合至一像素陣列中之所有像素行之行讀出電路通電。
    然而，在某些情形中，在任何既定時間，可使用一像素陣列中之影像像素之僅一部分來擷取影像資料。舉例而言，在某些情形中，當期望以一增加之圖框速率擷取具有一減小之大小之影像圖框時，可使用一影像像素子陣列來擷取影像資料。在一習用影像感測器中，可以其他方式用於操作成像系統之其他部分或可以其他方式儲存且用於稍後成像操作之電力可因此用於不必要地給耦合至未經使用影像像素之行讀出電路供電。將此類型之電力保存於使用電池來給裝置提供電力之可攜式成像系統中或以省電模式保存於具有成像系統之較大電子裝置中可係特別有用的。
    因此，將期望能夠提供具有經改良行電路之成像裝置。
    本發明闡述圖解說明具有影像感測器之電子裝置之各種實施例，該等影像感測器具有各自具有配置成若干像素列及像素行之影像像素之一或多個影像像素陣列。一影像像素陣列之每一像素行可耦合至一相關聯導電行線上之行讀出電路。經由對應行線耦合至每一像素行之該行讀出電路可包含信號處理電路及用於選擇性地啟用及/或停用彼行線上之該信號處理電路之一鎖存電路。
    每一行線上之信號處理電路可包含一或多個放大器、類比轉數位轉換器及/或儲存器件(諸如行記憶體)。鎖存電路可包含具有耦合至一全域信號線及該影像像素陣列之行解碼器電路之輸入(輸入端子)之一閘，諸如「非及」邏輯閘。該鎖存電路可包含一對經交叉耦合「非或」閘。該「非及」閘可具有耦合至該等經交叉耦合「非或」閘中之一第一者之一輸入端子之一輸出端子。該鎖存電路可包含一放大器，該放大器具有耦合至一全域信號線之一輸入端子及耦合至該等經交叉耦合「非或」閘中之一第二者之一輸出端子。若需要，則該鎖存電路可包含一額外「非及」閘，該額外「非及」閘具有耦合至該第一經交叉耦合「非或」閘之該輸出端子之一第一輸入端子及耦合至一第三全域信號線之一第二輸入端子。
    在用於電子裝置之一第一操作模式中，可使用該影像像素陣列中之實質上所有該等影像像素來擷取影像資料。在其他操作模式中，可使用該影像像素陣列中之該等影像像素之僅一部分來擷取影像資料。在其中使用該影像像素陣列中之該等影像像素之僅一部分來擷取影像資料之操作模式中，可停用耦合至未經使用像素行之行線上之行讀出電路。
    可使用耦合至未經使用像素行之行線上之鎖存電路來停用彼等行線上之行讀出電路。舉例而言，在某些情形中，可停用所有行電路，可選擇一虛設像素列且可在選擇該虛設像素列時啟用一選定子組之像素行上之行讀出電路。在其他情形中，可啟用所有行電路，可選擇一部分作用像素列且可在讀出該部分作用像素列中之作用像素時設定一選定子組之像素行上之鎖存電路。然而，此僅係說明性的。若需要，則可啟用所有行線上之行電路，且可藉由將停用信號提供至選定行線上之鎖存電路而選擇性地停用耦合至待不用於一當前操作模式中之成像操作之像素行之行線上之行電路。
    電子裝置(諸如，數位相機、電腦、蜂巢式電話及其他電子裝置)包含收集傳入光以擷取一影像之影像感測器。該等影像感測器可包含影像像素陣列。影像感測器中之像素可包含將傳入光轉換成影像信號之光敏元件，諸如光電二極體。影像感測器可具有任何數目個像素(例如，數百個或數千個或者數千以上)。舉例而言，一典型影像感測器可具有成千上萬或數百萬個像素(例如，百萬像素)。影像感測器可包含控制電路(諸如用於操作影像像素之電路)及用於讀出對應於由光敏元件產生之電荷之影像信號之讀出電路。讀出電路可包含耦合至可經啟用或經停用以減小裝置中之電力消耗且改良像素讀出操作之每一行像素之可選擇讀出電路。
    圖1係使用一影像感測器來擷取影像之一說明性電子裝置之一圖式。圖1之電子裝置10可係一可攜式電子裝置，諸如一相機、一蜂巢式電話、一視訊攝影機或擷取數位影像資料之其他成像裝置。相機模組12可用於將傳入光轉換成數位影像資料。相機模組12可包含一或多個透鏡14及一或多個對應影像感測器16。在影像擷取操作期間，可由透鏡14將來自一場景之光聚焦至影像感測器16上。影像感測器16可包含用於將類比像素資料轉換成待提供至處理電路18之對應數位影像資料之電路。若需要，則相機模組12可具備透鏡14之一陣列及對應影像感測器16之一陣列。
    處理電路18可包含一或多個積體電路(例如，影像處理電路、微處理器、儲存裝置(諸如，隨機存取記憶體及非揮發性記憶體)等)，且可使用與相機模組12分離及/或形成相機模組12之部分之組件(例如，形成包含影像感測器16之一積體電路或模組12內之與影像感測器16相關聯之一積體電路之部分之電路)來實施。可使用處理電路18來處理及儲存已由相機模組12擷取之影像資料。若需要，則可使用耦合至處理電路18之有線及/或無線通信路徑來將經處理影像資料提供至外部設備(例如，一電腦或其他裝置)。
    如圖2中所展示，影像感測器16可包含含有影像感測器像素190之一像素陣列200及控制與處理電路122。舉例而言，陣列200可含有數百或數千列及行之影像感測器像素190。控制電路122可耦合至列解碼器電路124及行解碼器電路126。列解碼器電路124可自控制電路122接收列位址且經由控制路徑128將對應列控制信號(諸如重設、列選擇、傳送及讀取控制信號)供應至像素190。一或多個導電線(諸如行線40)可耦合至陣列200中之像素190至每一行。行線40可用於自像素190讀出影像信號且用於將偏壓信號(例如，偏壓電流或偏壓電壓)供應至像素190。在像素讀出操作期間，可使用列解碼器電路124來選擇陣列200中之一像素列且可沿行線40讀出與彼像素列中之影像像素190相關聯之影像資料。
    每一行線40可包含行電路，諸如行控制與讀出電路50。行電路50可包含取樣與保持電路、放大器電路、類比轉數位轉換電路、偏壓電路、行記憶體、用於選擇性地啟用或停用行電路之鎖存電路或用於操作像素190及用於自像素190讀出影像信號之其他電路。行電路50可用於將電力選擇性地提供至一選定子組之行線40上之行電路。行電路50中之鎖存電路可用於動態地接通或關斷行讀出電路50以減小(舉例而言)影像感測器16之視窗化(windowing)或次取樣(sub-sampling)操作模式中之電力消耗。行電路50可各自包含每行行鎖存器以幫助僅啟用在一特定操作模式中需要之行讀出電路同時使其他行讀出電路保持關斷。在成像操作期間，可全域地或個別地控制行電路50中之行鎖存器。
    讀出電路(諸如與行電路50(例如，取樣與保持電路及類比轉數位轉換電路)相關聯之信號處理電路)可用於針對選定像素行中之像素經由路徑210將數位影像資料供應至處理器18(圖1)。
    圖3中展示一個影像感測器16之一說明性像素中之電路。如圖3中所展示，像素190包含一光敏元件，諸如光電二極體22。可在正電源端子30處供應一正電源電壓(例如，電壓Vaa)。可在接地端子32處供應一接地電源電壓(例如，Vss)。在通過一色彩濾光器結構之後，傳入光可由一光敏元件(諸如光電二極體22)來收集。光電二極體22將該光轉換為電荷。
    在獲取一影像之前，可確證重設控制信號RST。此接通重設電晶體28且將電荷儲存節點26(亦稱為浮動擴散部FD)重設為Vaa。然後，可將重設控制信號RST解除確證以關斷重設電晶體28。在重設過程完成之後，可確證傳送閘控制信號TX以接通傳送電晶體(傳送閘)24。當接通傳送電晶體24時，將已由光電二極體22回應於傳入光而產生之電荷傳送至電荷儲存節點26。電荷儲存節點26可使用一經摻雜半導體區域(例如，藉由離子植入、雜質擴散或其他摻雜技術形成於一矽基板中之一經摻雜矽區域)來實施。經摻雜半導體區域(亦即，浮動擴散部FD)展現可用於儲存已自光電二極體22傳送之電荷之一電容。藉由源極隨耦器電晶體34將與節點26上之所儲存電荷相關聯之信號輸送至列選擇電晶體36。
    當期望讀出所儲存電荷之值(亦即，由電晶體34之源極S處之信號表示之所儲存電荷之值)時，可確證列選擇控制信號RS。當確證信號RS時，電晶體36接通且在輸出路徑38上產生表示電荷儲存節點26上之電荷之量值之一對應信號Vout。在一典型組態中，存在眾多列及行之像素，例如陣列20中之像素190。當確證一既定列中之信號RS時，可使用一路徑(諸如行線40)來將信號Vout自彼像素路由至讀出電路，諸如行讀出電路50。
    如圖4中所展示，在某些操作模式中，像素陣列200之僅一部分(諸如子陣列48)可用於擷取影像資料。子陣列48中之影像像素190可耦合至一組作用行線52。在子陣列48外部之影像像素190可耦合至一組非作用行線54。可使用行電路(諸如圖2之電路50)來啟用作用行線52。可使用行電路(諸如電路50)來停用非作用行線54。在某些操作模式中，可在啟用或停用某些行線時選擇一虛設像素列(諸如像素列49)。
    圖4之子陣列48僅係說明性的。若需要，則作用行線52可耦合至任何組之選定像素行。若需要，則作用行線52(例如，耦合至子陣列48之行線)可位於陣列200之一中心部分中、靠近陣列200之部分之一邊緣處或陣列200中之任何適合位置中。子陣列48可包含一組連續像素或可包含藉由耦合至某些非作用行線54之像素而與子陣列48中之其他像素分離之像素。子陣列48可包含用於擷取一第一影像之一第一子組之影像像素、用於擷取一第二影像之一第二不同組之影像像素等。
    圖5展示可用於實施行電路50之一配置。如圖5中所展示，每一行線40可包含耦合至行解碼器電路126之行電路50。行電路50可包含鎖存電路60及信號處理電路61。信號處理電路61可包含諸如放大器62、類比轉數位(ADC)轉換器64及行記憶體66之電路。一像素信號(諸如信號電壓Vout)可使用放大器62來放大且使用ADC轉換器64來轉換成一數位像素信號DSIG。可在將來自一既定影像像素之數位信號DSIG讀出至額外電路(諸如圖2之控制與處理電路122)之前將其暫時儲存於行記憶體66中。
    鎖存電路60可用於藉由選擇性地將電力提供至信號處理電路61而選擇性地啟用或停用電路61。如圖5中所展示，鎖存電路60可包含具有一或多個邏輯閘(諸如經交叉耦合邏輯「非及」(NAND)閘68、邏輯「非或」(NOR)閘70)及一或多個反相緩衝器(諸如反相器72)之一設定-重設鎖存電路。在圖5之實例中，NOR閘70包含用於經由信號線74接收一全域設定信號SET之一第一輸入端子及用於經由行線40自行解碼器電路126接收一行選擇信號col_select之一第二輸入端子。行解碼器電路126可自電路122(圖2)接收一或多個行位址col_address且基於所接收行位址而將信號col_select提供至與彼等行位址相關聯之行。當期望讀出數位像素信號DSIG時，亦可將行選擇信號col_select提供至行記憶體66。
    在接收到全域設定信號SET或行選擇信號col_select之後，NOR閘70可旋即將一信號提供至NAND閘68中之一第一者之一輸入端子，藉此允許將一啟用信號col_enable自彼NAND閘68之一輸出端子提供至電路61，藉此給信號處理電路61通電。在經由信號線76在一輸入端子處接收到一重設信號RESET之後，反相器72可旋即將一信號自反相器72之一輸出端子提供至NAND閘68中之一第二者之一輸入端子，藉此允許彼NAND閘將一信號自彼NAND閘之一輸出端子提供至相關聯經交叉耦合NAND閘之一額外輸入端子，藉此關斷至電路61之電力。
    可分別藉由將全域控制信號SET或RESET提供至鎖存電路60來全域地設定或重設耦合至每一行線40之鎖存電路60。在其中期望繞過影像感測器16之每行省電能力且使所有行線40上之行電路50保持通電之情形中，可將SET信號全域地加以脈衝。
    在其中欲將一子組之像素行用於一每行省電操作模式中之情形中，可將重設信號RESET加以脈衝以重設所有行鎖存器60，從而(例如，緊接在操作模式自一全解析度模式改變為一視窗化模式之後)停用所有行讀出電路50。可選擇(例如，使用圖2之列解碼器電路124)一虛設像素列(例如，包含將不讀出以供成像之像素之一像素列)。在選擇虛設像素列時，可基於針對一選定子組之像素行自電路122接收之行位址來針對彼選定子組之像素行將信號col_select加以脈衝。由行解碼器提供之行選擇信號設定對應行鎖存器且啟用對應行讀出電路以用於隨後選定像素列(例如，具有待用於成像之作用像素之像素列)之讀出操作。因此，可設定對應行鎖存電路且藉此接通對應行讀出電路。
    由於行讀出電路50受其各別鎖存電路60控制，因此已經啟用之對應行讀出電路將保持接通以用於後續列讀取直至鎖存電路60被給予一不同組之信號為止。在選擇虛設像素列時未定址之像素行上之行電路50可保持斷電。然而，圖5之鎖存電路60之組態僅想說明性的。若需要，則行電路50可具備用於選擇性地啟用及/或停用包含邏輯閘(諸如NOR閘、NAND閘、AND閘、OR閘、反相緩衝器、緩衝器、XOR閘及/或XAND閘)之任何適合組合之信號處理電路61之鎖存電路。
    如圖6中所展示，鎖存電路60可具備一額外邏輯閘，諸如「或」(OR)閘71。OR閘71可具有：一輸出端子，其耦合至信號處理電路61以用於將啟用信號col_enable提供至電路61；一第一輸入端子，其耦合至NAND閘68中之一者之輸出端子；及一第二輸入端子，其耦合至一信號線78以用於一將全域行啟用信號col_on提供至所有行線40上之鎖存電路60。以此方式，可藉由信號col_on閘控所有行鎖存電路60之狀態。
    在像素陣列200之操作期間，可藉由在具有待用於成像之作用像素之一第一列像素(例如，待在一模式改變之後讀出之一第一列像素)之讀出期間確證信號col_on來啟用所有行讀出電路50。舉例而言，可將該第一列像素中之所有像素之像素信號讀出至行記憶體66。可將信號col_on解除確證。然後，可回應於對應信號col_select而將行選擇信號col_select提供至一選定子組之像素行之鎖存電路60及行記憶體66。以此方式，在像素信號DSIG之傳送期間，可設定一選定子組之行線40上之行讀出電路50中之鎖存電路60且行鎖存電路60可接管對後續像素列之讀出之每行功率控制。
    如圖7中所展示，若需要，則鎖存電路60可具備具有用於經由信號線76接收全域重設信號RESET及經由行線40接收行選擇信號col_select之輸入端子之一閘，諸如NOR閘70。在此類型之組態中，鎖存電路60可具備一反相器72，反相器72具有耦合至信號線74之一輸入端子及耦合至具有耦合至信號處理電路61之一輸出端子之一邏輯閘(諸如NAND閘68)之一輸出端子。
    在此類型之組態中，可藉由首先啟用所有行線40上之行電路且隨後停用行線40中之某些行線上之行電路而啟用一選定子組之行線40上之行電路。舉例而言，可藉由確證信號SET來啟用所有行線40上之行電路，且然後可藉由將一停用信號col_disable提供至待不用於一既定操作模式中之成像之像素行上之鎖存電路60來停用耦合至彼等行之行線40上之行電路。若需要，則在選擇一虛設像素列時，可將停用信號col_disable提供至一既定操作模式之未經使用行上之鎖存電路60。
    圖8中展示可用於操作一電子裝置(諸如，具有帶有每行鎖存電路之一影像感測器之裝置10)之說明性步驟。
    在步驟100處，可啟用一選定組之行線上之行讀出電路。該選定組之行線可耦合至具有一影像像素陣列之子陣列中之像素之像素行。影像像素之子陣列可包含待用於電子裝置之一視窗化或運動追蹤操作模式(作為實例)之成像操作之選定影像像素。
    在步驟102處，可自耦合至該選定組之行線之像素行中之影像像素擷取及讀出影像資料。
    圖9中展示可用於啟用如上文與圖8之步驟100一起闡述之一選定組之行線上之行讀出電路之說明性步驟。
    在步驟300處，可停用所有行線上之行讀出電路。停用所有行線上之行讀出電路可包含：將一全域重設信號提供至所有行線上之行讀出電路中之鎖存電路。
    在步驟302處，可使用(舉例而言)列選擇電路(諸如列解碼器電路)來選擇一虛設像素列。一虛設像素列可係在正用於一當前操作模式中之成像操作之影像像素之一子陣列外部之一影像像素陣列中之一影像像素列。
    在步驟304處，可在選擇虛設像素列時啟用一子組之行線上之行讀出電路。啟用該子組之行線中之每一者上之行讀出電路可包含：將一行選擇信號提供至彼行線上之行讀出電路中之一鎖存電路中之一邏輯閘。然而，圖9之步驟僅係說明性的。若需要，則可在不選擇一虛設像素列之情形下啟用一子組之行線上之行電路。
    圖10中展示在不選擇一虛設像素列之情形下可用於啟用如上文與圖8之步驟100一起闡述之一選定組之行線上之行讀出電路之說明性步驟。
    在步驟310處，可啟用所有行線上之行讀出電路。啟用所有行線上之行讀出電路可包含：將一全域啟用信號提供至每一行線上之行讀出電路中之鎖存電路。
    在步驟312處，可使用(舉例而言)列選擇電路(例如，列解碼器電路)來選擇含有作用像素(例如，正用於一當前操作模式中之成像操作之影像像素之一子陣列內之影像像素)之一像素列。
    在步驟314處，可(例如，使用信號處理電路諸如圖5及圖6之ADC轉換器64))將來自選定像素列中之作用及非作用像素之像素資料轉換為數位像素值。
    在步驟316處，可(例如，使用行選擇電路(諸如圖2、圖4、圖5及圖6之行解碼器電路126))讀出來自在選定像素列中且在一選定子組之行線上之像素行中之影像像素之數位像素值。該選定子組之行線上之像素行可係包含待用於一當前操作模式中之成像操作之影像像素之一子陣列中之影像像素之像素行。
    在步驟318處，在讀出在該選定列中且在該子組之行線上之每一影像像素時，可設定該子組之行線上之鎖存電路。設定該子組之行線中之每一者上之鎖存電路可包含：將一行選擇信號提供至彼行線上之鎖存電路中之一閘，及將上文與步驟310一起闡述之全域啟用信號解除確證以使得鎖存電路將每一行線上之行讀出電路維持於一對應接通或關斷狀態中。
    然而，上文與圖9及圖10一起闡述之步驟僅係說明性的。若需要，則針對某些操作模式，可藉由首先啟用一影像感測器之所有行線上之行電路且隨後停用耦合至待不用於彼操作模式中之成像操作之像素行之行線上之行電路來啟用一子組之行線(例如，耦合至具有待用於當前操作模式中之成像操作之影像像素之一子陣列中之像素之像素行之行線)上之行電路。
    根據一實施例，可提供一種影像感測器，其包含：一影像像素陣列，其配置成若干像素列及像素行；複數個行線，其中該複數個行線中之每一者耦合至一對應像素行；及複數個行讀出電路，其中該複數個行讀出電路中之每一者耦合至該複數個行線中之一相關聯者，且其中該複數個行讀出電路中之每一者包含信號處理電路及經組態以選擇性地啟用該信號處理電路之一鎖存電路。
    根據另一實施例，每一鎖存電路包含第一邏輯閘及第二邏輯閘且該第一邏輯閘交叉耦合至該第二邏輯閘。
    根據另一實施例，每一鎖存電路亦包含一第三邏輯閘，該第三邏輯閘具有耦合至該第一邏輯閘之一輸入端子之一輸出端子、耦合至一第一信號線之一第一輸入端子及經組態以接收一行選擇信號之一第二輸入端子。
    根據另一實施例，每一鎖存電路亦包含一放大器，該放大器具有耦合至該第二邏輯閘之一輸入端子之一輸出端子及耦合至一第二信號線之一輸入端子。
    根據另一實施例，該第一信號線包含一全域信號線，該全域信號線經組態以將一第一全域信號提供至該複數個行讀出電路中之每一者中之該鎖存電路，該第一全域信號啟用彼行讀出電路中之該信號處理電路。
    根據另一實施例，該第二信號線包含一額外全域信號線，該額外全域信號線經組態以將一第二全域信號提供至該複數個行讀出電路中之每一者中之該鎖存電路，該第二全域信號停用彼行讀出電路中之該信號處理電路。
    根據另一實施例，該影像感測器亦包含耦合至該複數個行線之行解碼器電路，其中該行解碼器電路經組態以將該行選擇信號提供至一選定子組之該複數個行線上之每一鎖存電路中之該第三邏輯閘之該第二輸入端子。
    根據另一實施例，該等行讀出電路中之每一者中之該信號處理電路包含一放大器、行記憶體及耦合於該放大器與該行記憶體之間的一類比轉數位轉換器。
    根據另一實施例，該複數個行讀出電路中之每一者中之該鎖存電路經組態以將一啟用信號自該第一邏輯閘之該輸出端子提供至彼行讀出電路中之該信號處理電路，該啟用信號啟用彼行讀出電路中之該信號處理電路。
    根據另一實施例，該行解碼器電路進一步經組態以將該行選擇信號提供至該選定子組之該複數個行線上之每一行讀出電路中之該信號處理電路中之該行記憶體。
    根據另一實施例，每一鎖存電路中之該第一邏輯閘及該第二邏輯閘包含各別第一邏輯「非或」閘及第二邏輯「非或」閘且每一鎖存電路中之該第三邏輯閘包含一邏輯「非及」閘。
    根據另一實施例，每一行讀出電路之該鎖存電路中之該第一邏輯「非或」閘包含耦合至彼行讀出電路中之該信號處理電路之一輸出端子。
    根據另一實施例，每一鎖存電路亦包含一額外「非及」閘，該額外「非及」閘具有耦合至該第一邏輯「非或」閘之一第一輸入端子及耦合至一第三信號線之一第二輸入端子。
    根據一實施例，可提供一種操作一影像感測器之方法，該影像感測器具有：一影像像素陣列，其配置成若干像素列及像素行；一行線，其耦合至每一像素行；及每一行線上之行讀出電路，其包含一鎖存電路，該方法包含：使用每一行線上之該行讀出電路中之該鎖存電路來停用彼行線上之該行讀出電路，及使用一選定子組之該等行線中之每一者上之該行讀出電路中之該鎖存電路來啟用該選定子組之該等行線上之該行讀出電路。
    根據另一實施例，該影像感測器進一步包含經組態以選擇像素列之列解碼器電路，且該方法亦包含使用該列解碼器電路來選擇一虛設像素列，其中使用該選定子組之該等行線中之每一者上之該行讀出電路中之該鎖存電路來啟用該選定子組之該等行線上之該行讀出電路包含：在選擇該虛設像素列時，使用該選定子組之該等行線中之每一者上之該行讀出電路中之該鎖存電路來啟用該選定子組之該等行線上之該行讀出電路。
    根據另一實施例，使用每一行線上之該行讀出電路中之該鎖存電路來停用彼行線上之該行讀出電路包含：將一重設信號提供至彼行線上之該行讀出電路中之該鎖存電路。
    根據另一實施例，使用該選定子組之該等行線中之每一者上之該行讀出電路中之該鎖存電路來啟用該選定子組之該等行線上之該行讀出電路包含：將一行選擇信號提供至該選定子組之行線中之每一者上之該行讀出電路中之該鎖存電路。
    根據一實施例，可提供一種操作以影像感測器之方法，該影像感測器具有：一影像像素陣列，其配置成若干像素列及像素行；一行線，其耦合至每一像素行；及每一行線上之行讀出電路，其中每一行線上之該行讀出電路包含信號處理電路及一鎖存電路，該方法包含：選擇一第一像素列；使用每一行線上之該行讀出電路中之該鎖存電路之一第一部分來啟用彼行線上之該信號處理電路；讀出與在該選定第一像素列中且在耦合至一選定子組之該等行線之像素行中之影像像素相關聯之數位像素值；及在讀出與在該選定第一像素列中且在耦合至該選定子組之該等行線之該等像素行中之該等影像像素相關聯之該等數位像素值時，設定該選定子組之該等行線上之該行讀出電路中之每一鎖存電路之一第二部分。
    根據另一實施例，每一鎖存電路之該第一部分包含具有耦合至一信號線之一輸入端子之一邏輯閘，且使用每一行線上之該行讀出電路中之該鎖存電路之該第一部分來啟用彼行線上之該信號處理電路包含：將一全域啟用信號提供至每一鎖存電路之該第一部分之該邏輯閘之該輸入端子。
    根據另一實施例，每一鎖存電路之該第二部分包含經組態以接收一行選擇信號之至少一個邏輯閘，且設定該選定子組之該等行線上之該行讀出電路中之每一鎖存電路之該第二部分包含：將該行選擇信號提供至該選定子組之該等行線上之該鎖存電路之該第二部分中之該至少一個邏輯閘。
    上述內容僅圖解說明可在其他實施例中實踐之本發明之原理。
    10‧‧‧電子裝置/裝置
    12‧‧‧相機模組/積體電路或模組
    14‧‧‧透鏡
    16‧‧‧影像感測器
    18‧‧‧處理電路/處理器
    20‧‧‧陣列
    22‧‧‧光電二極體
    24‧‧‧傳送電晶體/傳送閘
    26‧‧‧電荷儲存節點/節點
    28‧‧‧重設電晶體
    30‧‧‧正電源端子
    32‧‧‧接地端子
    34‧‧‧源極隨耦器電晶體/電晶體
    36‧‧‧列選擇電晶體/電晶體
    38‧‧‧輸出路徑
    40‧‧‧行線
    48‧‧‧子陣列
    49‧‧‧像素列
    50‧‧‧行控制與讀出電路/行電路/行讀出電路/電路
    52‧‧‧作用行線
    54‧‧‧非作用行線
    60‧‧‧鎖存電路
    61‧‧‧信號處理電路/電路
    62‧‧‧放大器
    64‧‧‧類比轉數位轉換器
    66‧‧‧行記憶體
    68‧‧‧經交叉耦合邏輯「非及」閘/「非及」閘
    70‧‧‧邏輯「非或」閘/「非或」閘
    71‧‧‧「或」閘
    72‧‧‧反相器
    74‧‧‧信號線
    76‧‧‧信號線
    78‧‧‧信號線
    122‧‧‧控制與處理電路/控制電路/電路
    124‧‧‧列解碼器電路
    126‧‧‧行解碼器電路
    128‧‧‧控制路徑
    190‧‧‧影像像素/像素/影像感測器像素
    200‧‧‧像素陣列/陣列
    210‧‧‧路徑
    col_on‧‧‧全域行啟用信號/信號
    D‧‧‧汲極
    DSIG‧‧‧數位像素信號/數位信號/像素信號
    FD‧‧‧浮動擴散部
    G‧‧‧閘極
    RS‧‧‧列選擇控制信號/信號
    RST‧‧‧重設控制信號
    S‧‧‧源極
    TX‧‧‧閘控制信號
    VAA‧‧‧電壓
    Vout‧‧‧信號/信號電壓Vout
    VSS‧‧‧接地電源電壓
    圖1係根據本發明之一實施例之一具有成像系統之一說明性電子裝置之一圖式。
    圖2係根據本發明之一實施例之一說明性像素陣列及用於給影像像素電路供電且用於沿一影像感測器中之行線自影像像素讀出像素資料之相關聯之控制電路之一圖式。
    圖3係根據本發明之一實施例之一說明性影像感測器像素之一圖式。
    圖4係展示根據本發明之一實施例在某些操作模式中一子組之行線可如何用於自影像感測器像素之一子陣列讀出像素資料之一說明性影像感測器像素陣列之一圖式。
    圖5係根據本發明之一實施例具有信號處理電路及用於啟用及停用信號處理電路之一鎖存電路之說明性行讀出電路之一圖式。
    圖6係根據本發明之一實施例具有信號處理電路及具有用於啟用及停用信號處理電路之一額外邏輯閘之一鎖存電路之說明性行讀出電路之一圖式。
    圖7係根據本發明之一實施例用於啟用及停用行讀出電路之一行鎖存電路之一圖式。
    圖8係根據本發明之一實施例可用於操作具有每行功率控制電路之一成像系統之說明性步驟之一流程圖。
    圖9係根據本發明之一實施例可用於使用一虛設像素列選擇性地啟用一影像感測器像素陣列之行線上之行讀出電路之說明性步驟之一流程圖。
    圖10係根據本發明之一實施例可用於選擇性地啟用一影像感測器像素陣列之行線上之行讀出電路之說明性步驟之一流程圖。
    16‧‧‧影像感測器
    40‧‧‧行線
    50‧‧‧行控制與讀出電路/行電路/行讀出電路/電路
    122‧‧‧控制與處理電路/控制電路/電路
    124‧‧‧列解碼器電路
    126‧‧‧行解碼器電路
    128‧‧‧控制路徑
    190‧‧‧影像像素/像素/影像感測器像素
    200‧‧‧像素陣列/陣列
    210‧‧‧路徑
    权利要求:
    Claims (20)
    [1] 一種影像感測器，其包括：一影像像素陣列，其配置成若干像素列及像素行；複數個行線，其中該複數個行線中之每一者耦合至一對應像素行；及複數個行讀出電路，其中該複數個行讀出電路中之每一者耦合至該複數個行線中之一相關聯者，且其中該複數個行讀出電路中之每一者包括信號處理電路及經組態以選擇性地啟用該信號處理電路之一鎖存電路。
    [2] 如請求項1之影像感測器，其中每一鎖存電路包括第一邏輯閘及第二邏輯閘，且其中該第一邏輯閘交叉耦合至該第二邏輯閘。
    [3] 如請求項2之影像感測器，其中每一鎖存電路進一步包括一第三邏輯閘，該第三邏輯閘具有耦合至該第一邏輯閘之一輸入端子之一輸出端子、耦合至一第一信號線之一第一輸入端子及經組態以接收一行選擇信號之一第二輸入端子。
    [4] 如請求項3之影像感測器，其中每一鎖存電路進一步包括一放大器，該放大器具有耦合至該第二邏輯閘之一輸入端子之一輸出端子及耦合至一第二信號線之一輸入端子。
    [5] 如請求項4之影像感測器，其中該第一信號線包括一全域信號線，該全域信號線經組態以將一第一全域信號提供至該複數個行讀出電路中之每一者中之該鎖存電路，該第一全域信號啟用彼行讀出電路中之該信號處理電路。
    [6] 如請求項5之影像感測器，其中該第二信號線包括一額外全域信號線，該額外全域信號線經組態以將一第二全域信號提供至該複數個行讀出電路中之每一者中之該鎖存電路，該第二全域信號停用彼行讀出電路中之該信號處理電路。
    [7] 如請求項6之影像感測器，其進一步包括：行解碼器電路，其耦合至該複數個行線，其中該行解碼器電路經組態以將該行選擇信號提供至一選定子組之該複數個行線上之每一鎖存電路中之該第三邏輯閘之該第二輸入端子。
    [8] 如請求項7之影像感測器，其中該等行讀出電路中之每一者中之該信號處理電路包括一放大器、行記憶體及耦合於該放大器與該行記憶體之間的一類比轉數位轉換器。
    [9] 如請求項8之影像感測器，其中該複數個行讀出電路中之每一者中之該鎖存電路經組態以將一啟用信號自該第一邏輯閘之該輸出端子提供至彼行讀出電路中之該信號處理電路，該啟用信號啟用彼行讀出電路中之該信號處理電路。
    [10] 如請求項9之影像感測器，其中該行解碼器電路進一步經組態以將該行選擇信號提供至該選定子組之該複數個行線上之每一行讀出電路中之該信號處理電路中之該行記憶體。
    [11] 如請求項10之影像感測器，其中每一鎖存電路中之該第一邏輯閘及該第二邏輯閘包括各別第一邏輯「非或」閘及第二邏輯「非或」閘，且其中每一鎖存電路中之該第三邏輯閘包括一邏輯「非及」閘。
    [12] 如請求項11之影像感測器，其中每一行讀出電路之該鎖存電路中之該第一邏輯「非或」閘包括耦合至彼行讀出電路中之該信號處理電路之一輸出端子。
    [13] 如請求項11之影像感測器，其中每一鎖存電路進一步包括：一額外「非及」閘，其具有耦合至該第一邏輯「非或」閘之一第一輸入端子及耦合至一第三信號線之一第二輸入端子。
    [14] 一種操作一影像感測器之方法，該影像感測器具有：一影像像素陣列，其配置成若干像素列及像素行；一行線，其耦合至每一像素行；及每一行線上之行讀出電路，其包含一鎖存電路，該方法包括：使用每一行線上之該行讀出電路中之該鎖存電路來停用彼行線上之該行讀出電路；及使用一選定子組之該等行線中之每一者上之該行讀出電路中之該鎖存電路來啟用該選定子組之該等行線上之該行讀出電路。
    [15] 如請求項14之方法，其中該影像感測器進一步包含經組態以選擇像素列之列解碼器電路，該方法進一步包括：使用該列解碼器電路選擇一虛設像素列，其中使用該選定子組之該等行線中之每一者上之該行讀出電路中之該鎖存電路來啟用該選定子組之該等行線上之該行讀出電路包括：在選擇該虛設像素列時，使用該選定子組之該等行線中之每一者上之該行讀出電路中之該鎖存電路來啟用該選定子組之該等行線上之該行讀出電路。
    [16] 如請求項14之方法，其中使用每一行線上之該行讀出電路中之該鎖存電路來停用彼行線上之該行讀出電路包括：將一重設信號提供至彼行線上之該行讀出電路中之該鎖存電路。
    [17] 如請求項16之方法，其中使用該選定子組之該等行線中之每一者上之該行讀出電路中之該鎖存電路來啟用該選定子組之該等行線上之該行讀出電路包括：將一行選擇信號提供至該選定子組之行線中之每一者上之該行讀出電路中之該鎖存電路。
    [18] 一種操作一影像感測器之方法，該影像感測器具有：一影像像素陣列，其配置成若干像素列及像素行；一行線，其耦合至每一像素行；及每一行線上之行讀出電路，其中每一行線上之該行讀出電路包含信號處理電路及一鎖存電路，該方法包括：選擇一第一像素列；使用每一行線上之該行讀出電路中之該鎖存電路之一第一部分來啟用彼行線上之該信號處理電路；讀出與在該選定第一像素列中且在耦合至一選定子組之該等行線之像素行中之影像像素相關聯之數位像素值；及在讀出與在該選定第一像素列中且在耦合至該選定子組之該等行線之該等像素行中之該等影像像素相關聯之該等數位像素值時，設定該選定子組之該等行線上之該行讀出電路中之每一鎖存電路之一第二部分。
    [19] 如請求項18之方法，其中每一鎖存電路之該第一部分包括具有耦合至一信號線之一輸入端子之一邏輯閘，且其中使用每一行線上之該行讀出電路中之該鎖存電路之該第一部分來啟用彼行線上之該信號處理電路包括：將一全域啟用信號提供至每一鎖存電路之該第一部分之該邏輯閘之該輸入端子。
    [20] 如請求項19之方法，其中每一鎖存電路之該第二部分包括經組態以接收一行選擇信號之至少一個邏輯閘，且其中設定該選定子組之該等行線上之該行讀出電路中之每一鎖存電路之該第二部分包括：將該行選擇信號提供至該選定子組之該等行線上之該鎖存電路之該第二部分中之該至少一個邏輯閘。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI505712B|2015-10-21|具有可選擇行功率控制之成像系統
    US7709777B2|2010-05-04|Pumps for CMOS imagers
    US10608101B2|2020-03-31|Detection circuit for photo sensor with stacked substrates
    US9247170B2|2016-01-26|Triple conversion gain image sensor pixels
    US8174601B2|2012-05-08|Image sensor with controllable transfer gate off state voltage levels
    WO2019036240A1|2019-02-21|PIXEL LEVEL INTERCONNECTION STACKED SENSOR ASSEMBLY
    US8969775B2|2015-03-03|High dynamic range pixel having a plurality of amplifier transistors
    US20090237540A1|2009-09-24|Imager method and apparatus having combined gate signals
    US9277147B2|2016-03-01|Multimode pixel readout for enhanced dynamic range
    US8723095B2|2014-05-13|Method and apparatus for ambient light detection including plural image pixels and at least one dark pixel
    US8130300B2|2012-03-06|Imager method and apparatus having combined select signals
    US20160273961A1|2016-09-22|Image sensor
    US8766160B2|2014-07-01|Solid-state imaging device and imaging device
    US9918029B2|2018-03-13|Imaging systems with switchable column power control
    US8031247B2|2011-10-04|Method and apparatus providing an imager with a shared power supply and readout line for pixels
    US10694133B2|2020-06-23|Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
    US10708528B2|2020-07-07|Image sensors having dummy pixel rows
    US20160323523A1|2016-11-03|Multiple Image Sensing Pixel Arrays with Sharing Common Control Circuits
    CN211352319U|2020-08-25|图像传感器和用于图像传感器的电路
    US10785437B2|2020-09-22|Area and power efficient multi-voltage row driver circuitry for image sensors
    US10818710B2|2020-10-27|Image sensor including an extra transfer gate and an extra floating diffusion region
    同族专利:
    公开号 | 公开日
    US20130134295A1|2013-05-30|
    US9053993B2|2015-06-09|
    CN103037179B|2016-12-21|
    TWI505712B|2015-10-21|
    CN103037179A|2013-04-10|
    WO2013052191A1|2013-04-11|
    DE102012213083A1|2013-04-11|
    DE102012213083B4|2020-02-06|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US7903159B2|2001-03-26|2011-03-08|Panavision Imaging Llc|Image sensor ADC and CDS per column|
    WO2006048987A1|2004-11-02|2006-05-11|Japan Science And Technology Agency|撮像装置及びその信号読み出し方法|
    JP4305434B2|2005-09-14|2009-07-29|カシオ計算機株式会社|電子カメラ及びプログラム|
    JP4792934B2|2005-11-17|2011-10-12|ソニー株式会社|物理情報取得方法および物理情報取得装置|
    JP2008053959A|2006-08-23|2008-03-06|Matsushita Electric Ind Co Ltd|固体撮像装置|
    JP5123655B2|2007-12-26|2013-01-23|パナソニック株式会社|固体撮像装置|
    JP5094498B2|2008-03-27|2012-12-12|キヤノン株式会社|固体撮像装置及び撮像システム|
    JP5098831B2|2008-06-06|2012-12-12|ソニー株式会社|固体撮像素子およびカメラシステム|
    US8031247B2|2008-08-20|2011-10-04|Aptina Imaging Corporation|Method and apparatus providing an imager with a shared power supply and readout line for pixels|
    JP2010147614A|2008-12-16|2010-07-01|Panasonic Corp|固体撮像装置およびその駆動方法、撮像装置|
    JP5251592B2|2009-02-25|2013-07-31|ソニー株式会社|固体撮像装置、撮像装置、半導体装置|
    US8525910B2|2009-12-31|2013-09-03|Omnivision Technologies, Inc.|Suspending column readout in image sensors|US8445828B2|2010-07-01|2013-05-21|Silicon Optronics, Inc.|High dynamic range image sensor with in pixel memory|
    US9918029B2|2013-03-14|2018-03-13|Semiconductor Components Industries, Llc|Imaging systems with switchable column power control|
    US9001250B2|2013-09-11|2015-04-07|Omni Vision Technologies, Inc.|Method and apparatus for reading image data from an image sensor|
    US9654714B2|2013-11-01|2017-05-16|Silicon Optronics, Inc.|Shared pixel with fixed conversion gain|
    US10014333B2|2015-08-26|2018-07-03|Semiconductor Components Industries, Llc|Back-side illuminated pixels with interconnect layers|
    US9837161B2|2016-03-09|2017-12-05|Nxp Usa, Inc.|Split-gate memory having sector retirement with reduced current and method therefor|
    KR20170122425A|2016-04-27|2017-11-06|주식회사 동부하이텍|이미지 센서 및 이미지 센서의 센싱 방법|
    US9762833B1|2016-05-24|2017-09-12|Omnivision Technologies, Inc.|Adaptive body biasing circuit for latch-up prevention|
    US10582143B2|2017-05-29|2020-03-03|Imec Vzw|Programmable state machine|
    US10483303B1|2018-11-02|2019-11-19|Omnivision Technologies, Inc.|Image sensor having mirror-symmetrical pixel columns|
    CN111294530B|2020-02-18|2022-02-11|西安微电子技术研究所|一种用于图像传感器的自由亚采样型行逻辑电路及其工作方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161544833P| true| 2011-10-07|2011-10-07||
    US13/485,867|US9053993B2|2011-10-07|2012-05-31|Imaging systems with selectable column power control|
    [返回顶部]